數量級
Hamming的互連成本表涵蓋四個層級：晶片內部（$0.00001）、晶片對晶片（$0.01）、電路板對電路板（$0.10）、框架對框架（$1.00）。
在線性尺度上，這些值幾乎無法視覺上比較——晶片內成本相對於框架成本幾乎看不見。在對數尺度上，相等的步距代表相等的比率。
對數尺度
如果在第k層級的成本C滿足log₁₀(C) = a + bk，則C = 10^(a+bk)——k的指數函數，在對數尺度上繪製為直線。
從數據：log₁₀(0.00001) = −5、log₁₀(0.01) = −2、log₁₀(0.10) = −1、log₁₀(1.00) = 0。每升一個層級大約增加1-1.5個數量級。
計算斜率
將互連層級視為變數L：L=0（晶片內）、L=1（晶片）、L=2（電路板）、L=3（框架）。將成本映射到log₁₀值：−5、−2、−1、0。
log₁₀(成本)對L的最小平方擬合給出斜率：每層級多少個數量級。
訊號雜訊比與閾值決策
訊號雜訊比(SNR)衡量通訊通道的品質：
SNR = 訊號功率 / 雜訊功率
以分貝計：SNR_dB = 10 · log₁₀(SNR)
在類比通道中，SNR在n個中繼級之間加法退化。如果每個級貢獻雜訊功率N₀，n級後的總雜訊：N_total = n · N₀。n級後的SNR：S / (n · N₀)。
在數位通道中，每個中繼級將訊號重新生成到全功率S₀並將雜訊重置為N₀。n級後的SNR：S₀ / N₀——獨立於n。
幾何解釋：類比SNR以1/n衰減（在n上雙曲衰減）。數位SNR保持不變——在SNR對n圖中為水平線。
閾值：在每個數位中繼級，決策規則是：若接收電壓 > V_threshold，輸出1；否則輸出0。一個中繼級的錯誤概率：
P_error ≈ Q(V_threshold / σ_noise)
其中Q是標準常態分佈的尾部概率。對於SNR >> 1，P_error呈指數趨向零。
計算訊號雜訊比退化
一條光纖連結跨越1000公里。類比設計：每10公里一個放大器，每個貢獻相等的雜訊N₀。數位設計：每10公里一個再生器，每個將SNR重置為S₀/N₀ = 30 dB。
從指數到邏輯斯蒂
新技術遵循一個模式：初期採用緩慢、快速加速、然後飽和。這個S形軌跡出現在半導體、網際網路採用、行動電話，以及每個主要平台技術中。
邏輯斯蒂方程
設P(t) = 在時間t已採用的潛在採用者比例。邏輯斯蒂模型：
dP/dt = r · P(t) · (1 − P(t))
解：P(t) = 1 / (1 + e^(−r(t − t₀)))
其中r = 成長率，t₀ = 變曲點(P = 0.5)。在t = t₀時：成長率最大。
幾何特徵：曲線通過(t₀, 0.5)；關於該點對稱；當t → −∞時趨向0，當t → +∞時趨向1；在變曲點處的最大斜率 = r/4。
S曲線解釋了為什麼早期數位採用看起來很慢：在P = 0.1(10%採用)，dP/dt = r · 0.1 · 0.9 = 0.09r。在P = 0.5(變曲點)，dP/dt = 0.25r。成長加速直到飽和約束(1 − P)將其拉回。
變曲點與半衰期
消費電子產品中的數位IC採用遵循從大約1975到1995年的邏輯斯蒂曲線，變曲點約在1985年。
假設P(1975) = 0.05且P(1985) = 0.50。使用P(t) = 1 / (1 + e^(−r(t − t₀)))且t₀ = 1985。