크기의 순서
해밍의 상호연결 비용 표는 네 가지 수준에 걸쳐 있습니다: 온칩($0.00001), 칩-간($0.01), 보드-간($0.10), 프레임-간($1.00).
선형 스케일에서는 이 값들을 시각적으로 비교하기가 거의 불가능합니다 — 온칩 비용은 프레임 비용 옆에서는 보이지 않습니다. 로그 스케일에서는 같은 간격이 같은 비율을 나타냅니다.
로그 스케일
k 수준의 비용 C가 log₁₀(C) = a + bk를 만족하면, C = 10^(a+bk) — k의 지수식이고, 로그 스케일에서 직선으로 나타납니다.
데이터에서: log₁₀(0.00001) = −5, log₁₀(0.01) = −2, log₁₀(0.10) = −1, log₁₀(1.00) = 0. 각 수준이 대략 1-1.5 크기의 순서를 더합니다.
기울기 계산
상호연결 수준을 변수 L로 생각합니다: L=0 (온칩), L=1 (칩), L=2 (보드), L=3 (프레임). 비용을 log₁₀ 값으로 매핑합니다: −5, −2, −1, 0.
L에 대한 log₁₀(cost)의 최소 제곱 맞춤은 기울기를 줍니다: 수준당 몇 가지 크기의 순서인지를 보여줍니다.
SNR & 임계값 결정
신호-대-잡음 비율(SNR)은 통신 채널의 품질을 측정합니다:
SNR = 신호 전력 / 잡음 전력
데시벨 단위로: SNR_dB = 10 · log₁₀(SNR)
아날로그 채널의 경우 SNR은 n개의 릴레이 단계를 통해 가산적으로 악화됩니다. 각 단계가 잡음 전력 N₀를 제공하면, n개 단계 후 총 잡음: N_total = n · N₀. n개 단계 후 SNR: S / (n · N₀).
디지털 채널의 경우 각 릴레이는 신호를 최대 전력 S₀로 재생성하고 잡음을 N₀로 재설정합니다. n개 단계 후 SNR: S₀ / N₀ — n과 무관합니다.
기하학적 해석: 아날로그 SNR은 1/n으로 감소합니다(n에서의 쌍곡선 감소). 디지털 SNR은 상수로 유지됩니다 — SNR vs n 플롯에서 수평선입니다.
임계값: 각 디지털 릴레이에서 결정 규칙은: 수신된 전압 > V_threshold이면 출력 1, 그렇지 않으면 출력 0입니다. 한 릴레이에서의 오류 확률:
P_error ≈ Q(V_threshold / σ_noise)
여기서 Q는 표준 정규분포의 꼬리 확률입니다. SNR >> 1인 경우, P_error는 지수적으로 0에 접근합니다.
SNR 악화 계산
광섬유 링크는 1000km에 걸쳐 있습니다. 아날로그 설계: 10km마다 한 개의 증폭기, 각각 같은 잡음 N₀를 제공합니다. 디지털 설계: 10km마다 한 개의 재생기, 각각 SNR을 S₀/N₀ = 30 dB로 재설정합니다.
지수에서 로지스틱으로
새로운 기술은 패턴을 따릅니다: 초기 채택이 느림, 빠른 가속, 그 다음 포화. 이 S자 궤적은 반도체, 인터넷 채택, 휴대폰, 그리고 모든 주요 플랫폼 기술에서 나타납니다.
로지스틱 방정식
P(t) = 시간 t까지 채택한 잠재적 채택자의 분수라고 하겠습니다. 로지스틱 모델:
dP/dt = r · P(t) · (1 − P(t))
해: P(t) = 1 / (1 + e^(−r(t − t₀)))
여기서 r = 성장률, t₀ = 변곡점(P = 0.5). t = t₀에서: 성장률이 최대입니다.
기하학적 특징: 곡선은 (t₀, 0.5)을 지남; 그 지점에 대해 대칭; t → −∞일 때 0에 접근, t → +∞일 때 1에 접근; 변곡점에서 최대 기울기 = r/4.
S 곡선은 초기 디지털 채택이 느려 보인 이유를 설명합니다: P = 0.1(10% 채택)일 때, dP/dt = r · 0.1 · 0.9 = 0.09r. P = 0.5(변곡점)일 때, dP/dt = 0.25r. 성장은 포화 제약 (1 − P)이 이를 당길 때까지 가속됩니다.
변곡점 & 반감기
소비자 전자제품의 디지털 IC 채택은 대략 1975년부터 1995년까지 로지스틱 곡선을 따랐고, 변곡점은 약 1985년 주변입니다.
P(1975) = 0.05이고 P(1985) = 0.50이라고 가정합니다. P(t) = 1 / (1 + e^(−r(t − t₀)))을 t₀ = 1985로 사용합니다.