桁数
ハミングの相互接続コスト表は4つのレベルに及ぶ：オンチップ（$0.00001）、チップ間（$0.01）、ボード間（$0.10）、フレーム間（$1.00）。
線形スケールでは、これらの値を視覚的に比較することはほぼ不可能です。オンチップコストはフレームコストの隣ではほぼ見えません。対数スケールでは、等間隔は等比率を表します。
対数スケール
レベルkのコストCが log₁₀(C) = a + bk を満たす場合、C = 10^(a+bk) — kの指数関数であり、対数スケール上で直線としてプロットされます。
データから：log₁₀(0.00001) = −5、log₁₀(0.01) = −2、log₁₀(0.10) = −1、log₁₀(1.00) = 0。各レベルは約1〜1.5桁の大きさを増加させます。
勾配の計算
相互接続レベルを変数Lとして扱う：L=0（オンチップ）、L=1（チップ）、L=2（ボード）、L=3（フレーム）。コストを log₁₀ の値にマップ：−5、−2、−1、0。
L に対する log₁₀(cost) の最小二乗フィットは勾配を与えます：レベルごとに何桁の大きさ。
SNR & 閾値決定
信号対雑音比（SNR）は通信チャネルの品質を測定します：
SNR = 信号電力 / 雑音電力
デシベル単位：SNR_dB = 10 · log₁₀(SNR)
アナログチャネルの場合、SNRはnリレーステージを通じて加法的に劣化します。各ステージが雑音電力N₀を供給する場合、nステージ後の総雑音：N_total = n · N₀。n段階後のSNR：S / (n · N₀)。
デジタルチャネルの場合、各リレーは信号をフル電力S₀に再生成し、雑音をN₀にリセットします。n段階後のSNR：S₀ / N₀ — nに関係なく。
幾何学的解釈：アナログSNRはn（nの双曲線減衰）として1/nとして低下します。デジタルSNRは一定のままです — SNR対nプロットの水平線。
閾値：各デジタルリレーで、決定規則は次のとおりです：受信電圧 > V_threshold の場合、1を出力；それ以外の場合、0を出力。1つのリレーでのエラー確率：
P_error ≈ Q(V_threshold / σ_noise)
ここでQは標準正規分布の尾部確率です。SNR >> 1の場合、P_errorは指数関数的にゼロに近づきます。
SNR劣化の計算
光ファイバリンクは1000 kmに及びます。アナログ設計：10 kmごとに1つのアンプ、各アンプが等しい雑音N₀を供給。デジタル設計：10 kmごとに1つの再生器、各再生器がSNRをS₀/N₀ = 30 dBにリセット。
指数からロジスティックへ
新しい技術は次のパターンに従います：初期採用が遅い、急速な加速、その後の飽和。このS字形の軌跡は、半導体、インターネット採用、携帯電話、あらゆる主要なプラットフォーム技術に現れます。
ロジスティック方程式
P(t) = 時刻tまでに採用した潜在採用者の割合とします。ロジスティックモデル：
dP/dt = r · P(t) · (1 − P(t))
解：P(t) = 1 / (1 + e^(−r(t − t₀)))
ここで r = 成長率、t₀ = 変曲点（P = 0.5）。t = t₀で：成長率は最大です。
幾何学的特性：曲線はその点（t₀、0.5）を通過；その点について対称；t → −∞のとき0に近づき、t → +∞のとき1に近づく；最大勾配 = r/4。
S曲線は、初期デジタル採用が遅い理由を説明します：P = 0.1（採用率10％）で、dP/dt = r · 0.1 · 0.9 = 0.09r。P = 0.5（変曲点）で、dP/dt = 0.25r。成長は飽和制約（1 − P）がそれを引き戻すまで加速します。
変曲点 & 半減期
消費者向け電子機器におけるデジタルIC採用は、1975年から1995年にかけてロジスティック曲線に従い、変曲点はおよそ1985年でした。
P(1975) = 0.05 & P(1985) = 0.50と仮定します。P(t) = 1 / (1 + e^(−r(t − t₀))) を t₀ = 1985で使用。